工作职责:
1、熟练分析待验目标,提取验证向量;
2、负责开发包括模块级和系统级验证环境,验证脚本工具,并维护验证流程;
3、与设计工程师紧密合作,理解模块及芯片设计规格,能够带领其他工程师完成项目验证工作;
4、测试平台开发,基于高级硬件语言如SystemVerilog的直接测试案例和随机化测试案例设计及功能覆盖率生成;
5、能够协同设计和固件工程师进行FPGA平台验证调试,并能将先进验证方法应用于项目验证。
任职要求:
1、硕士及以上学历,计算机科学或电子工程相关专业;
2、集成电路验证工作经验;
3、富有事业心和良好的团队协作能力;
4、熟悉ASIC设计流程,对UVM验证方法学有较深的理解;
5、有SOC,深度学习,视频编解码或图形图像处理模块验证经验者优先
6、沟通表达能力良好,能够高质量撰写各类工作报告
欧思微:中国(安徽)自由贸易试验区合肥片区高新区创新大道2800号创新产业园二期F1栋1806室