工作职责:
1.负责毫米波雷达数字前端开发;
2.独立完成模块方案设计, RTL 实现以及相关验证工作;
3.参与 FPGA 系统调试工作;
4.参与芯片测试方案和支持芯片测试工作。
任职要求:
1. 具有 2 年以上相关工作经验, 本科及以上学历,电子工程、微电子、计算机、通信等相关专业;
2. 深入了解 ASIC 设计流程,较强的 RTL 设计经验;
3. 较强的沟通和协调能力,有良好的团队合作精神;
4. 以下RTL经验者优先考虑: A/D数据预处理中的滤波器模块、信号发生器、除法器、 FFT模块、抽取模
块、数据压缩/解压缩模块及求模模块等;
欧思微:中国(安徽)自由贸易试验区合肥片区高新区创新大道2800号创新产业园二期F1栋1806室